原创:基于Zynq7045的ZC706平台开发指南

(注意:本指南适用于有Xilinx SoC平台一定开发基础的设计人员) 文主要介绍Zynq7045 SoC芯片平台的应用,通过Xilinx官方公布的FPGA开发集成环境(Vivado)、嵌入式开发软件平台(Petalinux)和开源SDK(ZYNQ BSP)进行搭建和开发,其中的系统环境主要分布在Ubuntu的桌面发布版与Windows 7专业版之上。

Testbench reset

`timescale 1 ns/1 ps `include “top.v” module counter_tb; reg clk, reset, enable; wire [3:0] count; counter U0 ( .clk (clk), .reset (reset), .enable (enable), .count (count) ); task reset_task; input[15:0]reset_time; begin reset=0; #reset_time; reset=1; end endtask //main cycle initial begin clk = 0; enable = 0; reset_task(100); enable = 1; …

casez,casex and case

在case语句中,敏感表达式与各项值之间的比较,是一种全等比较。 casez与casex语句是case语句的两种变体,三者的表示形式中唯一的区别是三个关键词case、casez、casex的不同。 在casez语句中,如果分支表达式某些位的值为高阻z,那么对这些位的比较就会忽略,不予考虑,而只关注其他位的比较结果。 在casex语句中,则把这种处理方式进一步扩展到对x的处理,即如果比较双方有一方的某些位的值是z或x,那么这些位的比较就不予考虑。